基于物理感知的并行量子电路编译技术在中性原子阵列上的应用
中性原子量子计算机是最具前景的量子架构之一,在可扩展性、动态可重构性以及大规模实现的潜力方面具有显著优势。这些特性也带来了独特的编译挑战,尤其是在适应硬件灵活性的同时保持编译效率方面。然而,现有方法在大规模应用时面临显著的性能瓶颈,阻碍了实际应用。研究团队提出了一种称为物理感知编译(Physics-Aware Compilation, PAC)的方法,该方法在保持中性原子系统固有灵活性的同时,显著提升了编译效率。PAC引入了物理感知的硬件平面分区策略,根据物理设备特性(如声光偏转器(AOD)和空间光调制器(SLM)陷阱特性)以及量子比特移动性约束,战略性分配硬件资源。此外,该方法通过改进的Kernighan-Lin算法实现了并行量子电路划分,使得在独立区域内同时执行电路的同时,保持电路保真度。实验评估将PAC与最先进的方法进行了对比,测试范围从16x16到64x64量子比特的阵列规模。结果表明,PAC在16x16阵列上实现了高达78.5倍的加速,同时保持了可比的电路质量。随着系统规模的增加,PAC的编译效率优势进一步凸显,展示了其在大规模阵列上实际量子应用的可扩展性。PAC通过有效解决编译效率与硬件灵活性之间的矛盾,为中性原子量子计算机的实际应用探索了一条可行的路径。
