2026年2月16日——牛津量子电路公司（OQC）今日在arXiv发布最新预印本论文，详细阐述了一种晶圆级封装架构的设计、工程与实验验证成果。该架构能在单块3英寸晶圆上支持超过500个超导量子比特。

能够承载大规模高相干性超导量子比特阵列的封装技术，对于实现容错量子计算机以及优化制造工艺所需的高通量计量至关重要。随着量子行业向可能需要数百万物理量子比特的纠错架构迈进，可扩展的系统集成正成为决定性的工程挑战。

该研究直接应对这一挑战，证明大规模封装可在不引入过高微波损耗通道、寄生腔模或热管理限制的前提下实现。这项工作标志着OQC路线图的重要进展，该团队正向基于量子比特晶圆级芯片的可扩展容错量子处理器迈进。研究中展示的500+量子比特封装架构为相关工程挑战提供了可扩展的封装蓝图与技术方案。

规模扩展与性能兼得的工程设计

该架构采用晶圆级超导封装设计，可有效抑制封装引发的箱模、介质与导体损耗、接缝损耗及Purcell衰减等误差通道。设计核心要素包括：

• 采用密集柱阵列的超导腔结构，将箱模频率推至量子比特与谐振器频段之上
• 基于能量参与比（EPR）方法的仿真驱动损耗预算，量化介质/导体/接缝损耗
• 差分热收缩的有限元建模，确保毫开尔文极低温冷却过程的机械稳定性
• 热负载仿真证明即使全布线配置仍兼容商用稀释制冷机冷却功率

该封装在单片3英寸晶圆上支持500+量子比特-谐振器对，并通过复用读出技术实现高通量测量（演示配置中无需单量子比特控制线）。关键实验数据表明封装扩展未降低量子比特性能：

• 中位T₁≈97微秒（105个量子比特测量值）
• 中位T₂e≈129微秒（104个量子比特测量值）
• 54个量子比特中位读出误差≈2.5%（保真度97.5%）
• 仅用被动重置时中位有效量子比特温度36毫开尔文

作为制造工具的高通量表征

研究揭示了统计显著数据集对理解量子比特变异性的价值。通过单晶圆上O(100)量级量子比特测量，该团队不仅能获取中位相干性指标，还能分析晶圆空间分布规律。自举采样分析表明：虽然中位相干性可通过小样本估算，但高置信度识别极值需大样本量，这凸显大规模研究对迭代研发反馈的重要性。

面向扩展架构的系统级准备

研究还解决了实际部署限制：全连接配置（含504条衰减驱动线、复用读出线及参量放大器泵浦线）的热仿真显示混合室热负载约3微瓦，完全兼容商用稀释制冷机冷却能力。当前读出受T₁限制，论文指出可通过增强谐振器耦合与参量放大进一步提升保真度，使架构满足未来容错需求。

迈向大规模量子处理器

OQC总结称：在保持高相干性与测量性能前提下，可实现支持>500超导量子比特的晶圆级封装。该方案提供：

• 低损耗大面积超导外壳设计
• 大规模量子比特阵列相干性分布的统计洞察
• 商用低温基础设施兼容性
• 容错系统可扩展/可拼接模块的实现路径

通过整合电磁设计、材料建模、低温工程与自动校准流程，该工作标志着量子处理器从实验室演示向可制造转型的重要里程碑。OQC的研究展现了实现量子实用优势的强化路径，彰显其对严谨工程与前瞻系统架构的承诺。