2026年10月14日——量子计算有潜力解决当今计算机无法触及的问题，从药物发现到材料科学和优化。但在实现这一目标之前，该行业必须首先克服量子计算对噪声的极端敏感性所产生的错误。  

量子纠错（QEC）可检测并纠正这些错误。它对于构建可靠且有用的量子计算机至关重要，但这也对实时数据处理提出了巨大需求。未来系统可能需要每秒处理数太字节的信息，并达到近乎完美的准确性，以支持无错误的量子计算。 

为了探索如何满足这些需求，Riverlane与NVIDIA正合作将AI和NVIDIA加速计算用于QEC，包括GPU如何加快解码器校准，并帮助量子系统跟上硬件行为的变化。 

跟上不断变化的量子硬件 

 解码器是QEC系统中解释量子处理器所产生信号的部分。它会判断最可能发生了哪些错误，并告诉系统如何纠正这些错误。 

为了准确做到这一点，解码器需要对发生的错误有可靠的认识。它使用称为权重的数值设置来估计不同类型错误的可能概率，并决定应用哪些纠正。这些设置基于量子硬件的测量结果，因此只有当量子比特的表现与采集测量结果时相同时，它们才能保持准确。 

挑战在于量子硬件远非完全稳定。量子比特频率会漂移，缺陷可能出现或消失，门性能也可能随时间变化。随着噪声变化，解码器的设置可能逐渐变得不那么准确，从而降低纠错效果。 

由于这种不稳定性，定期校准至关重要。校准可能很慢，而且花在校准上的每一分钟，都是量子计算机没有运行实验或做有用工作的时间。  

构建更快、更高效的校准循环 

Riverlane开发了一种基于AI的校准循环，可直接从实验数据中学习改进后的解码器设置。该系统无需依赖手动调优即可更新解码器对硬件的理解。作为合作的一部分，Riverlane使用NVIDIA H100 GPU测试不同解码器设置的性能表现。

校准过程从对可能错误模式的合理估计开始。然后，AI系统会提出不同的解码器设置，用来自量子硬件的数据进行测试，并偏向那些导致更少逻辑错误的设置。随着时间推移，解码器对硬件的认识会变得更加准确。由此带来的改进来自实验数据本身，无需手动调整单个设置。 

结果表明，校准有可能变得更快、更常规。使用为高吞吐量GPU处理而改编的Riverlane Local Clustering Decoder（LCD），以前在单核CPU上需要三分钟的表面码训练周期，现在只需2.8秒。  

H100 GPU每秒可解码超过400万个表面码综合征，而单核CPU每秒约可解码59,000个。这使得GPU特别适合校准，因为它能够并行处理大批量独立测量。 

更快的校准有多个好处。首先，速度改变了校准可以进行的频率。一个耗时几分钟而非数小时的循环，可以在每次实验前运行，而不是每天只运行一次。它还可以在相同时间内训练更久，并生成更好的权重。 

对于量子计算机制造商来说，这意味着更少的空闲时间和更少的逻辑性能下降。对于高性能计算（HPC）中心和控制系统公司来说，这是他们已经在量子硬件旁部署的GPU的一项具体且定义明确的工作负载。  

利用GPU打造未来的量子-经典系统 

 GPU已在各行业广泛使用，HPC中心也已大规模部署它们。它们也开始在量子控制栈中发挥作用，在这里，快速处理对于管理日益苛刻的量子系统至关重要。 

随着QEC实验运行时间更长并使用更多量子比特，硬件行为的变化变得越来越重要。解码器需要跟上这种不断变化的环境，同时满足实时纠错严格的速率和延迟要求。  

这项研究还涵盖关于量子-经典计算未来的更广泛问题。Riverlane将评估AI增强的纠错方法，探索不同计算技术如何支持未来量子处理器，并研究Riverlane的QEC技术如何与NVIDIA加速计算和量子平台协同工作。 

“量子纠错是使有用的量子计算机成为可能的关键技术，”Riverlane创始人兼CEO Steve Brierley补充道。“随着量子系统扩展，QEC成为世界上要求最高的实时计算挑战之一。通过与NVIDIA的这项合作，我们正在探索量子计算、AI和加速计算的进步如何汇聚起来，支持下一代量子系统。”  

“加速计算正在成为有用量子计算的引擎，改变量子计算机的构建和运行方式，”NVIDIA量子产品总监Sam Stanwyck表示。“Riverlane正在利用AI帮助纠错跟上不断变化的量子硬件。加速这一学习过程为更频繁的校准打开了大门，因此研究人员可以减少调优量子计算机的时间，把更多时间用于科学研究。”

重新校准解码器本质上是一个学习问题，而GPU使这种学习快到足以成为常规操作。 

Riverlane将继续研究NVIDIA加速计算如何帮助量子纠错变得更快、更具适应性，并对实用规模量子计算机更实用。最终，这为量子计算机发挥其潜力铺平道路。