量子科技中心_量科网

容错量子计算机的运算速度取决于其经典电子系统的响应时间，即译码器与控制器完成逻辑测量结果判定及后续条件逻辑操作所需的整体耗时。尽管这一参数至关重要，但响应时间及其对量子计算机逻辑微架构设计的影响尚未被充分认知。该工作针对基于表面码的架构建立了响应时间模型：译码延迟采用并行时空窗口译码方法进行建模，通信延迟则基于研究人员设想的量子执行环境——由量子处理单元、控制器、译码器及高性能计算节点组成的高速网络。通过该模型，研究人员量化了魔术态注入逻辑错误率随响应时间增长的规律，进而提出针对响应时间优化的逻辑微架构设计方案，并基于实际硬件噪声参数与前沿译码时长完成实用级量子电路的全系统资源估算。对于含10^6–10^11个T门、200–2000个逻辑量子位的电路，在代表超导量子处理器2.86MHz稳定频率工作状态的Λ=9.3硬件模型下，即使每轮稳定周期实现亚微秒级译码速度，仍将引发显著资源开销：魔术态工厂中用于校正量子位存储需额外增加约10–25万个物理量子位；核心处理器因保护存储器需将码距从d提升至d+4，导致额外消耗30–175万个物理量子位；整体运行时长将延长约100倍。