量子科技中心_量科网

以往关于超导量子比特的多项研究表明，这些器件存在显著差异性，因此无法用统一的噪声模型准确描述。针对量子处理器运行时常见但不符合实际的同质噪声假设，该工作旨在定义“可接受缺陷边界”（BADs）——即量子比特物理错误率的上限阈值，超过该阈值的缺陷比特将完全破坏逻辑计算性能，应被视为故障单元并从表面码布局中剔除。 研究团队采用QEC模拟工具STIM，在距离3至17的旋转表面码上生成重复码电路进行采样分析，测试了不同缺陷错误率及异常缺陷位置的影响。同时基于当前超导硬件特征，使用相同参数模拟了非均匀噪声模型，以考察物理错误率分布偏差对不同编码距离下的逻辑错误率影响规律。结果表明：当物理错误率≤0.75%的缺陷比特在满足编码距离足够大且布局位置合理的情况下，对逻辑错误率的影响可忽略不计；但当量子比特性能围绕所谓“可接受”错误率发生显著波动时，逻辑比特性能会急剧恶化。因此研究人员提出，无论是单个量子比特的缺陷程度还是整体晶格保真度的均匀性，都应被视为连续谱而非二元判断标准。 该研究量化了硬件非均匀性对逻辑错误率的直接影响，为硬件设计者提供了明确目标：在量子比特质量存在固有差异的条件下，通过优化缺陷分布与编码方案仍可实现目标逻辑性能。