量子科技中心_量科网

该研究团队提出了一种针对电路级噪声下量子LDPC码相关错误的解码框架。其核心方法是用于干扰处理的图增强与重布线（GARI）技术，该方法通过消除涉及Y型错误的4周期结构来改进相关检测器误差模型，同时保持解码问题的等效性。研究人员在距离为6、10和12的双变量自行车码上测试了该方法，采用混合串行分层调度的归一化最小和解码器在转换后的图上运行，实现了高精度与低延迟的平衡。 通过集成解码进一步增强性能——24个随机化归一化最小和解码器在转换后的图上并行运行，在均匀去极化电路级噪声条件下，对所测试编码实现了与XYZ-Relay-BP相当的迄今最高精度和突破性速度。对于距离12（gross）编码，该方法在10^-3实际物理错误率下实现了(6.70±1.93)×10^-9的逻辑错误率。此外，现场可编程门阵列（FPGA）初步实施结果表明，该方案可实时达成此高精度水平，单轮平均解码延迟为273纳秒，99.99%解码实例延迟低于微秒级。