素数维度非二进制量子纠错码的编码器电路优化:一种算法框架

量子计算机是一类具有革命性的计算平台,其应用涵盖组合优化、全局优化、机器学习以及其他涉及计算难解问题的领域。尽管这类机器通常操控量子比特(即能在基态0和1的叠加态中存在的量子信息单元),但最新进展已在多种硬件平台上实现了高维量子系统(量子dit)的实际应用。在这些硬件实现中,高维量子态的稳定性较低,其相干时间比基态0和1更短。此外,针对此类系统设计高效编码电路的规范化方法仍待深入探索,这一局限性推动了针对d能级量子系统开发高效电路技术的需求。 现有研究通常通过推广量子比特的方法来构建高维编码的生成门集。本工作中,该团队提出了一种针对素数维稳定子码编码电路优化的系统框架,其核心是基于新型生成门集——这些门集的元素可直接映射为高效的克利福德门序列。通过关键代码测试,该方法在量子三态(d=3)编码[[9,5,3]]、[[5,1,3]]和[[7,1,3]]上实现了13-44%的编码电路门数缩减,在量子五态(d=5)编码[[10,6,3]]上实现了9-21%的缩减(相较于现有技术)。此外,该方案还实现了最高达42%的电路深度降低。

提交arXiv: 2025-09-29 23:24

量科快讯