校准超导处理器中多达52量子比特的量子门
大规模量子门基准测试(通常涉及多个原生双量子比特门和单量子比特门)是量子计算领域的关键环节。与仅评估局部原生门保真度不同,全局保真度能反映门间关联信息,为量子门性能评估与优化提供更全面的指标。该工作采用可在浅层电路中实现的字符平均基准测试协议,成功完成52个量子比特规模的量子门保真度测试,其中44量子比特并行CZ门实现63.09±0.23%的保真度。通过建立门间关联度量指标,研究人员利用并行CZ门的全局保真度揭示了局部CZ门间的相关性,实现门保真度测试与串扰误差的同步量化。最终在门优化应用中,基于全局保真度的优化方法使6量子比特并行CZ门保真度从87.65%提升至92.04%,同时将门关联度从3.53%降至3.22%,较传统基于局部门保真度的优化效果显著提升。实验结果与团队构建的复合噪声模型(包含退极化和ZZ耦合噪声)高度吻合,为相关噪声的深入研究与抑制提供了重要依据。
