量子科技中心_量科网

该研究团队提出并验证了一种用于扩展双量子比特门集设计的新方法，该方法在实际量子计算硬件上实现了快速参数表征替代传统迭代式精细校准，通过电路编译阶段实时跟踪和校正少量关键门参数。与传统将脉冲幺正性中的相干贡献视为误差源不同，该工作将其纳入量子门定义范畴，并通过单量子比特旋转进行软件补偿。这种方法能快速生成高保真度的双量子比特纠缠门，与标准校准门组合形成扩展门集。研究人员展示了这些门在量子编译器中的直接应用——将通用双量子比特电路模块合成为由特征化门与补偿性单量子比特旋转交错构成的最短时序序列。在127量子比特IBM硬件上的测试表明：相较于仅使用默认CX门的编译方案，26量子比特以内的量子傅里叶变换电路成功率提升最高达7倍，一维横向场伊辛模型的Trotter模拟均方误差降低最高达9倍。该硬件无关的表征编译方法为量子计算架构上可扩展表达门集的实现提供了实用方案，同时大幅减少对底层控制波形进行繁琐微调的需求。