2026年4月17日——总部位于巴黎、基于碳纳米管自旋量子比特开发处理器的量子计算公司 C12，今日公布了其通往商用容错量子计算的技术路线图。该路线图规划了四代量子处理器，从2027年的 Aïdôs 到2033年的 Panopeia，目标是从实现首个逻辑量子比特操作，逐步迈向实用级量子计算机。

C12 的方法根植于一个信念：实现有用的量子计算既是物理学的挑战，同样也是工程学的挑战。C12 并非简单地追求增加量子比特数量，而是着力解决决定量子计算机能否扩展至有用规模的核心架构问题。公司的关注点涵盖纠错效率、可扩展互连、可复现的制造工艺以及面向实际部署的系统设计。

C12 联合创始人兼首席执行官 Pierre Desjardins 表示：“我们的目标不仅仅是建造更多的量子比特。真正的挑战在于打造能够可靠扩展的量子计算机。我们的架构从一开始就围绕可扩展性、速度和实际可行性而设计。”

四代演进，一个目标

• Aïdôs (2027)：将展示公司首个逻辑量子操作。该系统将集成16个物理量子比特以构成一个逻辑量子比特，同时保持亚微秒级的物理门操作速度。
• Zélos (2030)：引入模块化半导体集成。处理器将扩展到236个物理量子比特和8个逻辑量子比特，并将逻辑错误率降低至约10⁻⁵。这一代产品引入了小芯片（chiplet）封装、低温电子技术、全数字控制信号、片上量子比特偏置阵列以及专为可扩展制造设计的多路复用读出方案。
• Styx (2032)：通过多次复制 Zélos 的小芯片单元来扩展模块化架构。该处理器旨在达到8500个物理量子比特和至少128个逻辑量子比特，逻辑错误率为10⁻⁶，并显著提升能效。
• Panopeia (2033)：代表着向集成化、实用级量子系统的过渡，能够支持通用量子计算。该架构组合了多个 Styx 模块，目标是超过10万个物理量子比特和近800个逻辑量子比特，将逻辑错误率降低至约10⁻⁷，同时将单个低温恒温器内每个量子比特的功耗维持在亚瓦特级别。

这些系统以希腊神话人物命名，既反映了技术的进步，也体现了科学在古希腊的哲学根源。Aïdôs，谦逊之神，象征着这代系统仅瞄准通往实用化的第一步：一个初级的逻辑量子比特。Zélos，雄心之化身，代表着在保持保真度和控制力的同时扩展量子系统的驱动力。Styx，掌管神话中分隔世界的冥河的河流女神，象征着经典世界与潜在量子优势世界之间的界限，此时硬件已变得足够强大，能够支持大规模计算。Panopeia，一个寓意着能够看到所有可能性的名字（正如量子比特一样），代表着 C12 对在实用规模上运行的有用容错量子处理器的愿景。

路线图背后的技术

碳纳米管自旋量子比特是 C12 硬件平台的核心，这是一种结合了半导体器件速度与强噪声隔离能力的固态方法。超高纯度的碳-12 纳米管为电信号提供了近乎理想的一维通路，使得快速电子门操作和均匀的量子比特控制成为可能。

C12 董事会主席、联合创始人兼首席技术官 Matthieu Desjardins 解释道：“我们使用的材料平台为我们带来了速度、连接性和稳定性的独特组合。这使我们能够设计出量子纠错和大规模集成在扩展时效率都很高的系统。”

为现实世界而造

一条量子总线实现了量子比特区域内的全连接（all-to-all connectivity），而基于小芯片的 3D 集成则允许通过模块化复制来扩展处理器。C12 的目标是将完全扩展后的系统占地面积控制在17平方米以内，每个量子比特的功耗为亚瓦特级，从而使大规模量子系统的实际部署成为可能。

C12 在其位于巴黎市中心的实验室中开发完整的技术栈，包括材料、纳米加工和系统架构。