2026年9月10日——Altera 和 Riverlane 今日宣布建立合作伙伴关系，帮助量子硬件开发人员构建更灵活的控制与纠错系统，这些系统能够并行处理量子数据，并使用 Altera FPGA 以可预测的时序快速将纠错信息通过控制栈传递。Riverlane 还加入了 Altera 解决方案加速合作伙伴计划（ASAP），扩展专业解决方案生态系统，帮助客户降低集成复杂度，并更快地将基于 FPGA 的系统推向市场。

通过该合作，Riverlane 已在 Altera Agilex 7 FPGA 上验证了其 QEC 接口（QECi）设计示例。该器件的高速收发器实现了量子控制与纠错系统之间所需的快速、低延迟数据传输。Riverlane 已在其 GitHub 开源 QECi 仓库中发布该设计示例，为开发人员评估 QEC 数据传输以及与基于 Agilex FPGA 的量子控制系统集成提供了起点。

“随着系统规模扩展，量子纠错需要强大的并行处理能力、高速连接和可预测的时序，”Altera 业务解决方案副总裁 Farhad Shafai 表示。“Riverlane 在 Agilex 7 和 Agilex 9 FPGA 上验证其低延迟 QECi 协议，展示了我们的可编程平台如何高效连接量子控制与纠错技术。”

QECi 标准化了纠错数据在量子控制系统与 QEC 硬件之间的交换方式，使开发人员能够随着量子架构的演进来集成不同技术。在 Agilex FPGA 上运行 QECi 可提供实时量子纠错所需的高速连接、确定性低延迟和可编程处理能力。

“Riverlane 致力于让量子纠错在整个量子计算生态系统中变得实用，”Riverlane 工程副总裁 Marco Ghibaudi 表示。“在 Altera Agilex 硬件上验证 QECi 设计示例，展示了开放接口如何帮助将量子控制系统与实时纠错技术连接起来，并为开发人员提供了一种易于上手的方式来开始评估这种集成。”

Altera Agilex 7 FPGA 和 SoC 提供可编程逻辑架构、高速收发器、高密度 I/O，并且每瓦性能是竞品 7nm FPGA 的两倍，可满足严苛的控制和数据处理工作负载需求。这些能力可帮助量子系统开发人员为量子比特控制、读取和 QEC 数据路径实现并行处理和高带宽连接。在更广泛的 Agilex 产品系列中，Altera 的 F-Tile 高速收发器同时用于 Agilex 7 FPGA 和集成数据转换器的 Agilex 9 Direct RF FPGA，采样率最高达 64 Gsps，射频范围达 36 GHz。

Riverlane 专家将在 IEEE Quantum Week 2026 的 Riverlane 展台 [展位 309] 现场交流。该活动将于 9 月 13 日至 18 日在加拿大多伦多举行，届时可讨论基于 Agilex FPGA 的 QECi 解决方案及其在推进量子纠错方面的作用。