量子科技中心_量科网

容错性是构建大规模通用量子计算机不可或缺的前提。借鉴经典计算机体系结构的设计理念，本文提出了一种与硬件无关、适用于通用容错量子计算的三层高层架构框架。该模型以容错量子算法的实际执行流程为指导，与具体的物理量子比特硬件平台和量子纠错码解耦，旨在作为一种通用的抽象标准，而非特定于平台的实现方案。其中，中间层的容错层作为应用级逻辑程序与硬件级执行之间的架构桥梁，得到了特别关注。该团队系统性地刻画了容错层的五个内部组件、它们之间的接口与交换数据，以及共同实现逻辑综合、容错资源管理、解码和运行时容错控制的执行路径、校正路径和适配路径。此外，该研究还提供了一个端到端的示例，用以说明该框架下容错量子算法的全栈操作流水线。鉴于模块化、异构和跨层容错量子系统日益受到重视，该工作的架构为组织此类设计提供了一个统一的基础模型。