量子科技中心_量科网

超越平面连接能力的量子平台为容错量子计算（FTQC）提供了新机遇。虽然量子低密度奇偶校验（qLDPC）码具有高编码效率，但其直接实现需要在每一轮综合征提取中进行非局部耦合，从而引入额外的物理误差和实现复杂度。为降低此类耦合的频率，该工作提出了层级逻辑处理器（HLP），该处理器将高编码率的量子CSS码与旋转曲面码（RSC）级联。HLP能够实现超越RSC的编码效率，同时仅在每 \(Θ(d_0)\) 轮第0级纠错中才需要一次长程连接，其中 \(d_0\) 表示基码距离，从而相较于qLDPC码的直接实现，显著降低了非局部耦合的频率。HLP引入了称为穿梭总线的细长RSC补丁。利用横向混合单元CNOT门，单个穿梭总线可同时耦合多个标准RSC补丁。这一能力使得高效的第1级综合征提取成为可能，同时抑制了第1级误差相关性，并支持高度并行的逻辑泡利测量。该团队对几种具体HLP架构进行了电路级仿真，并评测了逻辑存储和逻辑泡利测量的性能。在物理误差率为 \(10^{-3}\) 的条件下，基于[[256,194,4]]码的HLP相比标准RSC，量子比特效率提高了3至4倍。与采用相同第1级码的轭式曲面码相比，该HLP将每个逻辑量子比特的空间开销减少了100至200个物理量子比特，并将逻辑纠错周期时间缩短了20至30倍。