量子科技中心_量科网

量子计算有望以指数级速度超越经典计算机，解决某些复杂问题。然而，当前量子器件中普遍存在的噪声阻碍了即使是最基础算法的精确执行。通过量子纠错码保护量子信息可以弥补这一缺陷——算法量子比特的逻辑信息被分散到多个物理量子比特中。随后，通过对多量子比特稳定子算符（奇偶校验）进行容错测量，可以定位并纠正单个量子错误。不幸的是，纠错和容错都对量子比特开销提出了巨大要求：每个逻辑量子比特需要数百到数千个物理量子比特。该研究通过重新设计纠错量子计算机的关键构建模块，降低了容错的时空成本。首先，该团队开发了一种带有标志容错的组合证明，在容忍一个故障的同时，将测量任意大小稳定子所需的额外量子比特数量指数级减少。该研究利用这些证明，为Steane码和Golay码设计了具有100%产率的状态制备电路。接着，该研究改进了平面布局上的纠错，证明编码六个逻辑量子比特的距离四码与距离五表面码的信息保护能力相当，而使用的物理量子比特仅为后者的十分之一。最后，该研究通过使用经典码保护测量结果，优化了表面码量子计算机中逻辑门的时间开销，将计算时间缩短了二到六倍。因此，该研究对容错开销进行的硬件无关优化，为推进无差错量子计算的时间表提供了新途径。