量子科技中心_量科网

量子电路模拟对于量子算法的发展至关重要，尤其是在物理量子硬件成本高昂且存在噪声限制的情况下。虽然全状态量子电路模拟通常用于原型设计和调试，但由于大型量子系统的模拟时间呈指数级增长，这一方法面临诸多挑战。本研究提出一个可扩展框架，通过优化数据局部性和计算效率来提升模拟性能，从而应对这些挑战。该框架与量子电路重构优化器及支持多种量子操作执行策略的模拟器无缝集成。针对新开发的“合并加速器”和“对角检测器”组件，其底层算法受到量子纠缠与门融合原理的启发，同时也基于对现有第三方模拟库局限性的分析。实验在八台DGX-H100工作站上进行（每台配备八块NVIDIA H100 GPU），采用门级和电路级基准测试。结果显示：与现有模拟器相比，该框架在电路级基准测试中实现最高160倍的加速，在对角门密集型门级基准测试中取得最高34倍的性能提升。预期这些方法将提供更稳健、更快速的量子电路模拟，从而推动新型量子算法的创新发展。