可扩展的多量子处理单元电路设计用于Dicke态制备:通信复杂度与局部电路开销优化

制备大规模量子比特的Dicke态在量子计算和量子计量学领域具有广泛的研究价值。然而单个量子处理单元(QPU)可用的量子比特数量有限,这促使研究人员采用跨多个QPU的分布式制备方案作为实现可扩展性的实用途径。本文研究了在通用数量p个QPU上分布式制备n量子比特k激发Dicke态D(n,k)的方法,提出了一种分布式量子电路方案(每个QPU承载约⌈n/p⌉个量子比特),其通信复杂度为O(p log k),电路规模为O(nk),电路深度为O(p²k + log k log(n/k))。据我们所知,这是首个同时实现对数级通信复杂度与多项式级电路规模及深度的构造方案。此外,该工作还建立了针对一般目标态的p-QPU分布式态制备通信复杂度下界,该下界通过关联目标态的张量典范多线性秩(CP秩)来表述。特别地,对于p=2的情形,研究人员精确计算了Dicke态D(n,k)对应的CP秩,并推导出⌈log(k+1)⌉的下界值,这表明所提方案的通信复杂度达到了这一理论极限。

作者单位: VIP可见
提交arXiv: 2026-01-28 09:00

量科快讯