量子LDPC码中用于容错移位自同构的时变电路

量子低密度奇偶校验(qLDPC)码已成为实现低开销逻辑量子存储器的重要途径。最新理论进展表明,移位自同构是完善qLDPC码通用逻辑门集合的基础构件。然而,现有基于SWAP的移位自同构方案产生的逻辑错误率比容错空闲操作高出数个数量级,这仍是实际应用中的主要障碍。该研究团队通过动态调整症状测量电路实施移位自同构,在保持电路距离不变的前提下解决了这一问题。研究人员在扭曲和非扭曲的权重6广义环面码(包括Gross码族)上进行了基准测试,采用电路级噪声模型(SI1000)时,动态电路实现的移位自同构性能已接近空闲操作水平。具体而言,在物理错误率为10^-3、使用BP-OSD解码器的条件下,Gross码动态电路的逻辑错误率较基于SWAP的方案降低了一个数量级以上。该工作不仅提升了qLDPC码移位自同构的容错能力和时间效率,还为症状提取电路设计(如泄漏消除协议)提供了新思路,为超越表面码、向qLDPC码拓展的动态电路应用开辟了实用化路径。
作者所在地: VIP可见
作者单位: VIP可见
页数/图表: 登录可见
提交arXiv: 2026-01-14 22:40

量科快讯