量子科技中心_量科网

实时解码对容错量子计算至关重要，但可能需要现场可编程门阵列（FPGA）等专用硬件，其并行性会改变算法的相对性能。该研究团队针对量子低密度奇偶校验（qLDPC）码，分析了三类适配FPGA的解码器改进方案：消息传递类、有序统计类和聚类类。对于消息传递，研究人员分析了新近提出的Relay解码器及其FPGA实现；对于有序统计解码（OSD），该团队提出了一种聚焦高概率故障位置的滤波变体；对于聚类解码，研究人员设计了一种适配FPGA的广义联合查找解码器。该工作开发了一种针对秩亏系统的脉动阵列高斯消元算法，其线性并行时间复杂度实现了聚类解码中的快速有效性验证与局部修正，同时消除了滤波-OSD中耗时的满秩矩阵求逆运算。尽管有这些改进，后两种方法的解码速度与精度仍远逊于Relay解码器，表明消息传递是实现实时qLDPC解码最具可行性的技术路线。