量子科技中心_量科网

量子电路通常表示为在一组虚拟量子比特上的（有序）门序列。在编译过程中，这些门的虚拟量子比特需要映射到底层量子硬件的物理量子比特上，这一步骤常被称为“量子比特分配问题”。为确保生成的电路符合硬件连接约束，需适时插入SWAP门，这被称为“量子比特路由问题”。二者合称为“量子比特映射问题（QMP）”，该问题已被证明属于NP难问题。 处理QMP复杂度的常见方法是将门序列划分为多个门组（或称层）。但这种方法会引入两个重要限制：（1）SWAP门只能在连续门组之间插入；（2）同一门组中的所有门必须在同一时间槽（并行）执行。前者阻碍了门的最优重排，后者强制时间离散化，实际上忽略了门执行时间的差异性。虽然这显著缩小了可行解空间的范围，但关于固定分层在SWAP门数量或编译电路总工期最小化方面造成的实际损失，目前仍知之甚少。 本论文提出了一种灵活的分支定界算法，用于解决QMP的广义版本——该算法可选择考虑或忽略门分层与门执行时间因素。该算法不仅能找到QMP所有变体的理论最优解，还为多种启发式算法提供了强大平台。通过对多个小型量子电路基准集的测试结果表明，忽略分层能显著改善编译电路的若干关键性能指标。