量子科技中心_量科网

设计量子处理器是一项复杂的任务，需要采用先进的验证方法来确保其功能正确性。然而，全面验证量子设备的传统方法（如量子过程层析成像）因计算资源呈指数级增长而面临显著局限。这些局限源于将系统视为黑箱而忽略其设计结构。因此，必须开发考虑设计结构的新型测试方法。本文研究了硬件计算结构，重点聚焦可分层中断的量子电路模型，并设计了可扩展的完备验证算法。针对宣称能通过有限量子门集处理未知n量子位d层电路的给定量子硬件，该方法能以O(d²tlog(n/δ))时间复杂度完全重构电路，且成功概率保证不低于1-δ（其中t表示每层电路的最大执行时间）。该方案在量子设备计算验证方面实现了执行时间的显著降低，达到问题规模的双对数级复杂度。此外，该工作通过IBM量子云服务的实验验证了算法，证明了其在含噪声中等规模量子时代的潜在适用性。