量子科技中心_量科网

量子算术运算需要大量辅助量子比特以保持可逆性。由于状态编码需求，这些操作所需的量子比特和逻辑门资源相当于输入或输出寄存器中较大者的规模。量子哈密顿计算（QHC）通过将逻辑运算输入编码在单个旋转量子门中，提出了一种创新方法。该技术将所需量子比特寄存器N的规模压缩至输出状态O的尺寸（即N=log₂O）。基于QHC原理，该研究团队展示了可逆半加器和全加器电路：将标准Toffoli+CNOT架构[Vedral等，PRA，54，11，(1996)]中的三量子比特半加器电路，以及采用五个量子比特的五级联Fredkin门全加器电路[Moutinho等，PRX Energy 2，033002（2023）]，压缩至二量子比特的4×4希尔伯特空间。本文提出的方案专为量子硬件执行经典逻辑运算优化，其酉演化特性可在一定程度上突破传统CMOS的能耗限制。虽然本研究未涉及输入输出态的叠加，但该特性在理论上仍可实现。该工作认为QHC的最佳应用场景在于寻找评估任意真值表所需的最小量子比特和逻辑门资源，从而通过集成量子电路或光子学技术提升现场可编程门阵列（FPGA）的性能。