容错量子计算机的同步
量子纠错码(QEC)通过在更多可靠性较低的量子比特中编码信息,从而在逻辑量子比特中可靠地存储信息。表面码因其对物理错误的高度韧性而闻名,是容错量子计算(FTQC)的主要候选方案。使用表面码编码的逻辑量子比特可能处于其症状生成周期的不同阶段,从而导致系统出现去同步现象。这种现象可能由非克利福德态的生成、制造缺陷导致的丢失,以及为降低资源需求而与其他量子纠错码结合使用表面码引起。逻辑操作要求所涉及的逻辑量子比特的症状生成周期保持同步。这需要引导量子比特暂停或减慢其周期,导致更多错误在下个周期前累积,从而增加不可纠正错误的风险。 为同步逻辑量子比特的症状生成周期,研究人员定义了三种策略——被动策略、主动策略和混合策略。被动策略作为基线方案最为简单,即引导逻辑量子比特空闲等待直至与其他逻辑量子比特同步。相比之下,主动策略通过在多个代码周期前插入短暂空闲期,逐步减缓引导逻辑量子比特的速度。该方法相较被动策略可降低逻辑错误率(LER)最高达2.4倍。混合策略则通过减少同步间隙并运行额外几轮纠错,进一步将逻辑错误率降低最高达3.4倍。此外,采用所提出的同步策略降低逻辑错误率后,在电路级噪声模型下可将解码延迟加速最高达2.2倍。
