超图乘积码中逻辑处理的完全提取器

量子低密度奇偶校验(QLDPC)码是实现低开销量子存储器的理想候选方案。面向大规模容错量子计算,还需进一步为QLDPC码开发逻辑处理方法。该工作为多种超图乘积(HGP)码构建了全提取器——一种能够测量码块上任意逻辑泡利算子的手术系统。这些提取器使得基于泡利计算(PBC)的逻辑处理成为可能,避免了此前工作中存在的编译开销。此外,这些提取器的规模仅为基础HGP码的50%至80%,且经提取器增强后的码可在最大量子比特度为十的固定连接硬件上实现。该团队的方案是将多个具有可验证容错性的部分提取器组装成单个全提取器。对于距离为10的HGP码,电路级噪声模拟显示,在物理错误率为0.1%时,逻辑测量错误率约为 \(10^{-6}\)。这些结果表明,在固定连接设置下设计的提取器架构,既能实现QLDPC码的空间效率,又不会像表面码PBC架构那样引入编译开销。
作者单位: VIP可见
页数/图表: 登录可见
提交arXiv: 2026-06-02 11:25

量科快讯