实时量子纠错系统栈:架构、算法与工程实践

量子纠错正从物理可行性验证阶段迈向系统级工程挑战。谷歌已在距离5/7的表面码上实现低于阈值的性能,而Riverlane与Rigetti则展示了硬件集成的低延迟反馈回路。这些里程碑表明,实时解码的核心挑战已从算法能力转向系统级工程。然而,从实验室演示到可扩展容错量子计算之间仍存在巨大的工程差距。本白皮书聚焦三个问题:(1) 实时量子纠错的真正瓶颈何在:除平均解码速度外,制约因素还包括纠错轮时间、尾部延迟以及端到端数据路径的协调;(2) 主流解码算法的成熟度如何:该团队对表面码和量子低密度奇偶校验码的主要解码器进行了基准测试,评估其实时就绪性;(3) 该工作提出了怎样的系统堆栈:一个从症候获取到逻辑操作的六层参考架构,包含接口定义和延迟预算模型。研究结果量化了当前解码器性能与实时需求之间的差距,并指明了弥合这一差距所需的结构性选择。
作者单位: VIP可见
页数/图表: 登录可见
提交arXiv: 2026-05-29 02:51

量科快讯