量子科技中心_量科网

实现容错量子计算机（FTQC）的主要挑战之一在于需要大量物理量子比特。为解决这一问题，高编码率的量子纠错码——能够高效地将逻辑量子比特嵌入到物理量子比特中——近年来引起了广泛关注。在这类编码中，量子BCH码兼具高编码率和大码距，是前景广阔但尚未被充分探索的候选方案。然而，此前尚未建立针对该类编码的专用容错辅助态制备方法。本研究采用两阶段方法（非容错制备+纠缠蒸馏）进行辅助态制备。随后提出了一种低开销蒸馏方法的设计框架，该框架策略性地利用量子BCH码的循环对称性，从而确定哪些非容错电路能够成功产生容错态。对多达127个量子比特的多个高性能量子BCH码进行的数值模拟表明，与传统的蒸馏电路相比，该方法实现了更低的空间开销和逻辑错误率。此外，还在电路级噪声模型下评估了逻辑错误率，并在实际场景中获得了性能基准。这种高效的态制备技术有望促进实用化FTQC的早期实现，尤其是在中性原子系统等高度互联的量子平台上。