量子科技中心_量科网

优化量子电路的核心在于降低电路深度，这对提升量子算法的效率与可扩展性至关重要，尤其是在量子硬件持续发展的背景下。该目标可通过重构量子算法以增强并行性来实现，因此需要编译器自动检测并应用这些优化方案。该工作聚焦于两种基础量子子程序的优化：GHZ态制备与CNOT/CZ链分解。传统实现方法因线性增长的电路深度而限制了可扩展性。该团队提出一种编译器驱动方法，可自动检测并优化这两种基础量子子程序。该方案通过常数深度的GHZ态制备、常数深度的CZ链分解以及对数深度递归CNOT链分解来降低电路深度，从而增强并行执行能力。基准算法的性能分析显示深度显著降低，但该方案也导致门数量增加，形成了一种权衡——CNOT链的门数量翻倍，同时实现了对数级深度缩减。降低的电路深度通过缩短执行时间，使算法效率得到提升。