通过AI优化图缩减实现快速稳定态制备

该研究团队提出了一种通用方法,用于制备稳定子态,与现有技术相比能显著减少两比特量子门数量并降低电路深度。该方法从稳定子态的图态表示出发,通过迭代使用两比特克利福德门来消除图中的边,从而生成幺正制备电路。研究人员探索了多种启发式搜索和基于人工智能的优化策略来选择每一步的克利福德门,其中最先进的方案是结合强化学习与蒙特卡洛树搜索的“QuSynth”系统。该工作将此方法应用于多种量子纠错码的态制备,包括23比特的戈莱码和144比特的格罗斯码——后者远超现有最优电路合成方法所能处理的比特数范围。实验证明,相比传统方案,新技术可将所需两比特门数量最多降低2.5倍,同时保持较低的电路深度。

作者单位: VIP可见
页数/图表: 登录可见
提交arXiv: 2026-03-18 14:10

量科快讯