量子科技中心_量科网

容错制备CAT态（即多量子比特GHZ态）的能力是量子纠错的重要基础操作。该技术不仅是肖尔式症状提取的必要条件，还可作为制备CSS编码字容错态的子程序。现有容错CAT态制备方案依赖计算代价高昂的启发式方法，包括SAT求解、强化学习或穷举分析。本研究以更具可扩展性的构造性方法，实现了CAT态的最优电路设计。具体而言，该工作推导出实现n量子比特CAT态电路所需CNOT门数量的形式化下界——这些电路需确保对权重不超过t（1≤t≤5）的误差不产生传播效应。研究团队通过ZX图的容错等效重写，将问题转化为特定3-正则简单图的表征问题，进而为无限多n和t≤5参数组合提供了最优图族方案。通过将最优图构造编码为约束满足问题，该团队给出了显式电路构造：对于n≤50且t≤5的所有情况，以及n≤100且t≤5或n≤50且t≤7的几乎所有参数对，其CNOT门数量均达到理论下界。这一成果显著拓展了现有方法可实现的参数范围，并优化了已有构造的资源消耗。此外，研究还展示了CNOT数量与电路深度的权衡策略，实现了使用O(n)辅助量子比特和O(n)个CNOT门的恒定深度容错实施方案。