量子科技中心_量科网

在容错量子计算中，逻辑态的制备是一项普遍存在的子程序，但即使对于所需的最简单态，仍存在重大挑战。本研究工作提出了一种用于表面码中泡利本征态制备的幺正、可扩展且保持编码距离的编码方案。与以往编码距离增加时容错距离保持不变的幺正方案不同，该方案确保态制备过程中编码提供的保护得以保留。基于强化学习在surface-17码中发现策略的基础上，研究人员将构造方法推广至任意编码距离及旋转/非旋转表面码。所提出的编码方案仅需几何局域门操作，因此完全兼容平面二维量子比特连接架构，并实现电路深度按O(d)比例缩放，符合基本纠缠生成界限。该团队设计了含辅助比特连接与不含辅助比特连接两种显式稳定子扩展电路，并分析其错误传播特性。在去极化噪声下的数值模拟表明，无辅助比特的幺正编码方案性能优于基于标准稳定子测量的方案，逻辑错误率降低达一个数量级。这些结果使得该方案特别适用于测量成本远高于门操作、空闲噪声显著弱于门噪声的平台（如囚禁离子与中性原子系统）。该工作弥合了表面码态测量基编码与幺正编码之间的鸿沟，为容错量子计算中保持编码距离的态制备开辟了新方向。