优化容错猫态制备
猫态(Cat states)是容错量子计算的重要资源,作为多种容错操作的基础构件。因此,制备高容错距离下高质量的猫态至关重要。虽然目前已存在针对低容错距离或少数量子比特的优化方案,但通过广义构造方法(可能伴随电路规模次优)可实现更高容错距离。该研究团队提出了一种猫态制备方案:首先通过低深度电路制备两个猫态,随后执行横向CNOT门并对其中一个态进行测量。该方案能以容错方式制备w量子比特猫态,最高实现容错距离9,仅需⌈log₂w⌉+1电路深度、至多3w−2个CNOT门和2w个量子比特。研究指出该构造的组合学挑战在于横向CNOT门的精确布线连接,并提出三种解决方案:两种基于可满足性模理论求解器的方法,以及一种基于局部修复策略的启发式搜索。数值评估表明,相比广义构造方法,该团队设计的电路在实现高容错距离的同时显著降低了资源需求。

