量子科技中心_量科网

当前及近期的量子硬件受限于有限的量子比特数量、电路深度以及重复测量的高昂成本。针对固态哈密顿量，该研究团队提出了一种对数量子比特编码方案——将包含N个物理位点的系统映射至仅需⌈log₂N⌉个量子比特的寄存器，同时保持与底层物理模型的清晰对应关系。在此压缩寄存器内，研究人员构建了兼容的变分电路及受格雷码启发的测量策略，其全局配置数量仅随系统规模对数增长。为量化整体硬件负载，该工作引入了一项容积效率指标，将量子比特数、电路深度和测量配置数综合为单一计算成本度量。利用该指标，研究证明对于硬件高效的拟设，变分循环所需的总时空采样体积可从N²大幅缩减至(logN)³，从而实现量子硬件规模与时间的指数级压缩。这些结果表明：具有结构化特征的大规模固态哈密顿量可在显著缩小的量子寄存器上实现模拟，其采样开销可控且电路复杂度可管理，从而拓展了变分量子算法在近期设备上的应用边界。