量子科技中心_量科网

将量子电路编译以适应硬件限制是量子计算堆栈中的关键环节。电路编译使研究团队能够将算法描述转化为真实量子硬件支持的操作序列，当加入优化技术时，还能显著提升电路性能。减少量子门数量正是其中一项重要优化技术——例如减少非克利福德门或CNOT门数量的方法，已成为持续多年且备受关注的研究热点。对于离子阱量子计算机等特定硬件平台，研究人员可利用其特殊属性进一步降低量子电路执行成本。 该工作利用离子阱硬件中存在的全局相互作用（如全局默勒-索伦森门）来优化和合成量子电路。研究团队设计并实现了一种算法，可将任意量子电路编译为使用全局门作为纠缠操作的新电路，同时优化所需全局相互作用次数。该算法基于ZX演算，采用专门设计的电路提取程序，将纠缠门分组为全局默勒-索伦森门。通过对多种电路的基准测试，研究表明相较于原始算法和Qiskit优化器，在先进硬件条件下该算法能有效提升电路性能。