QuEra发布容错量子计算路线图，并邀请机构共同设计量子应用

企业动态 QuantumWire 2026-06-29 13:32

本文内容全由AI翻译，仅供参考

2026年6月25日——QuEra Computing 今天详细介绍了其容错路线图的下一阶段，包括计划在2028年至2029年推出的下一代千兆操作级量子计算机，并发起了一项解决方案征集，邀请企业、高性能计算中心和政府项目在容错量子硬件上线之前，共同设计其应用。

这一公告是在6月15日QuEra推出其首台容错量子计算机Libra之后发布的。Libra预计将于2028年作为Amazon Braket的一部分上线，这是该公司与AWS扩大战略合作的一部分。Libra是一个百万操作级系统，旨在执行约一百万次可靠的逻辑操作。QuEra与AWS的多年战略合作伙伴关系涵盖多代系统。

千兆操作级系统

QuEra的下一代系统旨在执行约十亿次可靠的逻辑操作，这一水平通常被称为千兆操作级，大约是Libra的千倍提升。该系统的预计规格包括超过1,000个逻辑量子比特、10⁻⁹的逻辑错误率，以及单个处理核心中超过20,000个物理量子比特，目标是在2028至2029年期间在QuEra首次投入使用。在此规模下，千兆操作性能预计将实现更大规模的容错工作负载，包括模拟、材料与化学设计、机器学习以及优化等领域的候选应用，这些应用超出了实用经典计算的范围。

该系统扩展了一条涵盖Aquila（QuEra自2022年起在Amazon Braket上提供的256量子比特模拟量子计算机）和Gemini（一个与日本ABCI-Q超级计算机共置、具备逻辑量子比特能力的中性原子系统）的路线图。

QuEra Computing首席执行官Andy Ory表示：“Libra将在2028年将容错技术引入云端，而下一代则旨在将其规模提升数个数量级，以解锁针对紧迫行业问题的新突破性解决方案。我们已在已发表的研究中表明，这一规模扩展所需的构建模块已经存在。这就是QuEra如何将其在量子计算领域的领导地位延伸至容错时代。”

超越Libra的扩展

在保持架构高效且与有用应用兼容的同时实现千兆操作性能，取决于三个领域的进展：降低空间开销、降低时间开销以及加速量子纠错解码。这些进步共同决定了每个逻辑量子比特需要多少物理量子比特、如何快速执行有用的逻辑操作，以及所需的经典处理是否能跟上量子处理器的速度。

QuEra的中性原子平台旨在超越“一刀切”的编码模型。灵活的远距离连接、并行原子控制以及异构操作区域，使得探索和组合多种量子纠错码家族用于不同的架构角色成为可能，包括存储、操作和魔法态生成。

在空间开销方面，QuEra及其合作者最近的研究指向了超高速率的qLDPC码家族，其编码率接近50%——即每个逻辑量子比特仅需两个物理量子比特——且记忆错误率预计在10⁻¹³范围内。这类编码可以大幅降低千兆操作级机器的物理量子比特需求，并有助于开辟通往万亿操作级领域的路径。

在时间开销方面，QuEra正在设计不仅紧凑而且运行快速的QEC架构——结合高通量症候提取、低深度逻辑操作和高效魔法态生成，所有这些都围绕中性原子硬件进行协同设计。这已经在BB-STAR（QuEra及其合作者提出的一个百万操作级架构）中在百万操作级规模上得到了验证。该架构将量子模拟（在格点上）、QEC编码和中性原子硬件协同设计在一起。对于诸如横向场伊辛模型和费米-哈伯德动力学等典型模拟，BB-STAR将时空成本降低了数个数量级——这是一个具体的、Libra规模的案例研究，展示了协同设计如何使有用计算变得更加实用。

对于千兆操作级系统，QuEra将协同设计原则扩展到容错计算中的主要操作。症候提取是最频繁的纠错操作，必须具有高吞吐量和低深度。在QuEra关于超高速率qLDPC码的近期工作中，这意味着不仅要寻找高编码率的编码，还要通过并行硬件控制实现高效的症候测量。同样的原则也适用于魔法态生成，这是容错操作中通常成本最高的一项。哈佛研究人员近期关于三轮车码的研究表明，可以通过低深度、高效的电路生成高速率魔法态。这些例子解释了为什么灵活性是QuEra方法的核心：灵活的连接性、并行性以及不同的操作区域使我们能够组合这些编码，并在发现更好的编码时在单个设备内重新配置。

最后，超越Libra的扩展还需要加速QEC解码。随着系统规模的增长，纠错必须处理不断增加的症候数据流并生成校正，同时防止经典延迟成为量子计算的瓶颈。QuEra正在与NVIDIA合作，将QuEra的量子处理器与NVIDIA平台（用于量子-GPU超算）配对，包括用于大规模实时纠错。哈佛合作者近期关于神经网络解码器的工作也指出了一条路径，即快速推理可以支持高级编码的实时量子执行。

NVIDIA量子部门副总裁兼总经理Timothy Costa表示：“大规模构建逻辑量子比特需要超算将高性能量子处理器与最先进的加速计算集成在一起，用于量子纠错和量子比特校准等任务。QuEra的路线图以及QuEra与NVIDIA的合作展示了容错量子系统、人工智能和加速计算领域的领导地位如何能够结合在一起，以实现大规模有用的混合量子-经典应用。”

QuEra的加速路线图建立在重大科学进展之上，这些进展得到了美国国防高级研究计划局（DARPA，通过其ONISQ、MeasQuIT和小企业创新研究计划）、美国情报高级研究计划局（IARPA，通过其ELQ计划）、美国能源部量子系统加速器（国家量子倡议的一部分）以及美国国家科学基金会的支持。QuEra及其合作伙伴衷心感谢这一关键支持，并期待随着我们进入实用容错量子计算时代而继续合作。

解决方案征集

在发布路线图的同时，QuEra通过其FTQC Founders Circle开放了一项解决方案征集。这是一个面向致力于多年容错合作的组织项目。该公司邀请企业、高性能计算中心和政府项目将其最有价值的问题作为候选应用提交。选定的参与者将与QuEra的科研和应用团队合作，评估候选用例，共同设计容错算法，并在技术和业务契合度明确的情况下，建立通往优先系统访问权限的路径。

其理由是时机。通过在应用、算法、QEC编码、编译和硬件实现之间进行早期协同设计，可以显著减少容错算法所需的物理量子比特数量、运行时间和解码开销。因此，将难题映射到容错硬件是一个多年的优化过程，应在千兆操作级系统上线之前就开始。