2026年10月13日——随着 AI 系统能力不断增强，研究人员越来越多地提出一个实际问题：AI 能否不仅仅是帮助为计算系统编写代码？具体而言，它能否积极参与复杂计算系统的设计，并迅速将算法转化为硅片？AI 驱动芯片设计的新研究表明确实如此。但一个有前景的算法只是硬件设计的开始。将其转化为高效芯片需要探索如何组织计算、移动数据以及使用有限的硬件资源。每种选择都会带来替代方案。每种替代方案都需要工程投入来实现和评估。

AI 智能体可以扩展这种探索。通过协同工作，它们可以提出架构更改、编写实现、检查正确性，并利用综合结果决定下一步尝试什么。障碍在于成本：硬件设计中的 LLM token 经济性以及设计空间探索的成本效益。单次搜索活动可能消耗数亿个 token，而将这种方法应用于许多组件和设计修订可能需要数百次此类活动。

IBM Research 的一项新演示展示了开放前沿模型和高效分布式推理如何改变这一成本计算。研究人员利用智能体工厂为量子纠错优化硬件，在高层次综合估计中相比基线设计实现了 52 倍加速，推理成本约为 26 美元。在相同搜索预算下，专有前沿模型配置的成本是全程使用开放前沿模型配置的 11.5 倍——分别为 299 美元和 26 美元。专有配置实现了更高的加速比（204 倍），但开放模型配置得出了不同结果：以低得多的推理预算即可实现显著的硬件优化，同时获得最小面积的设计。

这种成本优势创造了机会，可以更广泛地应用自动化探索，并将节省下来的成本重新投入到寻找更好的设计中。

结果还表明，AI 辅助芯片设计的实际价值不仅取决于智能体能够产出的最佳设计。它还取决于一个组织能够负担多少经过验证的探索。模型能力、智能体角色的分配以及为这些模型提供服务的基础设施，都会影响在真实工程预算内可实现的硬件改进。通过将开放前沿模型与 llm-d 的低成本分布式推理相结合，IBM 已经证明，AI 智能体工厂可以超越编码辅助，成为硬件设计的积极参与者，并且能够以可负担的成本做到这一点。

从生成代码到探索架构

硬件设计仍然是计算领域最需要专业知识的活动之一。高层次综合（HLS）将抽象层次从硬件设计语言中使用的寄存器传输级（RTL）提升到 C 或 C++，但工程师仍然必须就循环结构、并行性、内存组织、数据流和综合指令做出无数决策。这些选择以复杂方式相互作用。例如，同时执行更多计算只有在内存系统能够为其提供输入时才有帮助。运行更快的设计也可能需要更多硬件资源。找到有用的平衡需要反复实验，而设计空间很快会变得过大，人类无法穷尽探索。

一个“智能体工厂”组织这项工作。IBM 院士兼 IBM Research 首席科学家 Ruchir Puri 表示：“智能体工厂将硬件优化转变为一个协调的探索循环：协调器智能体指导并行工作智能体在既定搜索预算内开发并综合替代设计。”

当这些智能体开始执行任务时，它们会独立探索优化策略。Puri 补充说：“验证器检查所提出的改进是否有效，设计按延迟和硬件资源使用情况进行排名。这些结果指导下一轮探索，使工厂能够在发现更好设计的同时改进其搜索。”工厂不是寻找单一解决方案，而是并行研究许多可能性，并利用综合反馈指导未来探索。

在新研究中，协调器规划搜索，并将优化假设分配给四个并行工作智能体。这些工作智能体修改解码器实现，正确性检查和 HLS 结果为后续轮次提供反馈。每个配置获得 100 个假设的预算。

智能体探索了具有架构影响的更改。一种变换重新组织消息存储，使综合工具能够识别独立的内存访问并并行执行更多工作。另一种变换用树结构替换顺序归约，从而暴露并行计算。其价值来自通过反复评估将代码更改与其硬件影响联系起来。

量子计算核心的经典硬件挑战

新论文解决的关键问题是，这种方法能否利用开放前沿模型和分布式推理基础设施以经济高效的方式扩展。为评估这一想法，Puri 及其团队使用量子纠错解码算法 Relay-BP，针对 [[144,12,12]] 双变量自行车码演示了该方法。

量子纠错依赖经典计算。测量提供关于影响量子信息的错误的线索，解码器必须解释这些线索并推断纠正措施。在实际硬件资源限制内快速完成这一过程，是构建容错量子系统的重要组成部分。

Relay-BP 是一个有用的测试，因为其重复消息传递本质上是并行的，但基线实现的稀疏图表示和内存访问模式使 HLS 工具难以利用这种并行性。

这也使该解码器成为对 AI 驱动硬件探索的严苛测试，因为智能体必须在改变硬件执行方式的同时保持计算不变。

相同搜索预算能带来什么

研究人员在相同的 100 个假设预算下比较了三种配置：专有前沿模型同时担任协调器和工作智能体；开放前沿模型同时担任这两个角色；以及由专有协调器和开放模型工作智能体组成的混合配置。开放模型通过 llm-d 在本地运行。