2026年8月18日——每个量子比特都需要一条控制线。大多数还需要多条——一条用于施加量子门操作，一条用于读出结果，有时还需要更多用于校准和纠错。在50量子比特处理器上，这还在可控范围内：几百根同轴电缆从室温电子设备向下延伸到稀释制冷机中。

在1000量子比特处理器上，则需要3000到5000个单独的低温连接。而在容错量子计算最终所需的百万量子比特系统中，电缆数量将使其在物理上无法装入制冷机——无论控制电子设备本身有多出色。

这就是布线瓶颈，可以说是量子计算中最少被讨论的制约因素，尽管它可能恰恰是决定哪些架构真正具备可扩展性的关键。

为什么量子比特增多，导线数量超比例增长

稀释制冷机将量子处理器冷却到比深空更冷的温度——低至毫开尔文量级——以消除会在微秒内破坏量子比特相干性的热噪声。每一条从室温延伸至该环境的导线，在成为解决方案之前首先是一种负担：每一条都是热量泄漏的通道、电噪声的来源，也是对系统封装密度的机械约束。

行业标准做法是将控制和读出电子设备保留在室温环境中，通过同轴电缆向下传输信号。在当前的量子比特数量下，这种方法运行良好。但随着系统规模从几百量子比特扩展到几千量子比特，限制因素将不再是量子比特本身，而是布线——制冷机远在耗尽容纳量子比特的空间之前，就会先耗尽物理布线馈通以及应对电缆热负载所需的制冷能力。

行业的两种应对方式

总体而言，业界已出现两种策略来应对这一问题：

减少每个量子比特所需的导线数量。室温控制系统供应商在这方面已取得实质性进展——将更多通道集成到更高密度的仪器中，对信号进行多路复用，并在更大通道规模上改善同步。这可以争取更多余量，但无法消除根本约束：位于制冷机外部的控制电子设备始终需要一根导线穿入制冷机。

将电子设备移入制冷机内部，紧邻量子比特。这是一种根本不同的思路：不是减少室温导线的数量，而是尽可能多地消除从室温到低温的跨接环节。目前有两条技术路径正在探索中：

• Cryo-CMOS——在低温（通常约3-4K）下运行的常规CMOS电路。代尔夫特、英特尔和IBM的研究团队已经展示了Cryo-CMOS芯片驱动真实量子比特，其保真度与室温仪器相当。
• 单磁通量子（SFQ）电子设备——超导数字逻辑电路，本身就在与量子比特相同的毫开尔文温度下运行，而非Cryo-CMOS通常所针对的较暖的3-4K温区。由于SFQ电路是超导的，这些温度下其功耗比CMOS低几个数量级，考虑到稀释制冷机在最冷温区只有极少的制冷功率，这一点至关重要。

为什么最冷的温区是最困难的部分

从工程角度来看，低温温度不能一概而论。一台稀释制冷机在4K温区可能拥有数瓦的制冷功率，但在量子比特所在的毫开尔文温区仅有微瓦级。这就是为什么Cryo-CMOS方案通常安放在较暖的3-4K温区——这是常规CMOS仍能良好运行的最高温度，且制冷机能够承受其在该温区的功耗。但这仍然需要在4K温区与量子比特之间保留一段布线，只是比原来的室温布线短得多。

要实现真正的对等——控制和读出电子设备与量子比特在相同温度下运行，完全不存在剩余的低温布线跨接——需要电路在毫开尔文温度下消耗极少的功率。这正是SFQ技术旨在解决的具体问题，也是为什么它被视为独立于Cryo-CMOS的一个类别，而非其变体。

这对任何构建或采购量子系统的人来说意味着什么

布线瓶颈并不是一个遥远的问题——它已经是任何规划数千量子比特量级系统的团队所面临的硬性约束，而这正是该领域未来几年内的发展方向。由此带来两个实际启示：

• 今天做出的架构决策决定未来的可扩展性。在100量子比特时运行良好的控制架构，在1000量子比特时可能成为主要障碍，这与量子比特质量无关。现在评估量子计算路线图，意味着不仅要问“量子比特有多好”，还要问“当量子比特数量增至10倍时，控制电子设备会发生什么”。
• 片上同温控制是结构性答案，而非渐进式改进。更高密度的室温仪器和较暖温区的Cryo-CMOS都只是在争取时间。只有彻底消除低温布线跨接，才能真正解除约束，而非仅仅推迟它。

SEEQC开发基于SFQ的控制和读出电子设备，在芯片上以与量子比特相同的毫开尔文温度运行——消除布线跨接，而非将其缩减。探索该技术 →